Основные узлы и модули комплекса КТСМ-01

Адреса 0F000h-0FFFFh (1F000h-1FFFFh) памяти данных используются для доступа к внешним модулям периферийного контроллера. Поэтому при обращении к этим адресам сигнал ACS устанавливается в единицу, чем запрещается работа ОЗУ.

Адресный дешифратор модуля ММК предназначен для формирования сигналов выборки внешних модулей периферийного контроллера, а также для доступа к программно-опрашиваемым переключателям S1. Функции дешифратора выполняет микросхема программируемой логики DD3. доставка цветов в ростове на дону на дом, вкус

Внешние модули имеют область адресов 0F000h-0FFFFh памяти данных. При обращении к ним микросхемой DD3 формируются управляющий сигнал IORQ, сигналы чтения / записи внешних модулей и сигналы выборки соответствующего модуля SM0-SM5. Соответствие выходных сигналов дешифратора сигналам адресной шины приведено в таблице 2.4. Сигнал PRD используется для доступа к S1.

Формирователи сигналов системной шины предназначены для согласования низкой нагрузочной способности шин процессора с нагрузкой, создаваемой системной шиной с подключенными к ней внешними модулями. В качестве формирователей применяются микросхемы шинных формирователей с повышенной нагрузочной способностью К555АП6 (DD8 – DD10). Микросхема DD8 предназначена для передачи в системную шину сигналов чтения и записи устройств ввода / вывода (IORC, IOWC), сигнала системного сброса INIT, системной частоты CCLK, а также линий адресной шины ADR0-ADR3, Микросхема работает в режиме простого однонаправленного усилителя. Микросхема DD9 предназначена для буферизации двунаправленной шины данных процессора D0-D7 и линий данных системной шины DAT0-DAT7. Разрешение передачи данных через микросхему DD9 осуществляется сигналом IORQ в цикле обращения процессора к устройствам ввода / вывода с адресами от 0F000h до 0FFFFh. Направление передачи данных определяется состоянием сигнала IORD, формируемым микросхемой DD3 в цикле чтения внешней памяти данных. При чтении процессором данных из устройства ввода / вывода (низкий уровень IORQ) сигналы с линий DAT0-DAT7 системной шины поступают на шину данных процессора D0-D7. В цикле записи процессором данных в устройство ввода / вывода (высокий уровень IORQ) сигналы шины данных передаются в системную шину. Микросхема DD10 предназначена для передачи в системную шину сигналов выборки внешних модулей SMOD0-SMOD5. Микросхема работает в режиме простого однонаправленного усилителя.

Таблица 2.4 – Соответствие сигналов дешифратора сигналам адресной шины

Рекомендуем также:

Определение топологии сети передачи данных
подвижной модернизация букс аппаратура Система передачи данных в структуре автоматизированной системы диспетчерского контроля и управления на направлении Гомель – Калинковичи должна обеспечивать сбор информации о функциональном и техническом состоянии объектов контроля, а также для передачи коман ...

Передняя ось и рулевые тяги
Передняя ось автомобиля воспринимает вертикальную нагрузку, а также силы и момент, возникающие при торможении и повороте автомобиля. Колеса передней оси являются управляемыми. Основной несущей деталью, через которую с помощью рессор передаются указанные силы на раму автомобиля, является балка пер ...

Совершенствование тарифной политики
Проблема предприятий общественного транспорта заключается в том, что они не могут стать в современных условиях прибыльными за счет более эффективной работы, а не за счет повышения тарифов. И сегодня в целом они остаются убыточными. Особенность функционирования общественного транспорта заключается ...